AD9653BCPZRL7-125 View Datasheet(PDF) - Analog Devices

Part Name

Description

View to exact match

AD9653BCPZRL7-125

Quad, 16-Bit, 125 MSPS, Serial LVDS 1.8 V Analog-to-Digital Converter

Analog Devices 

AD9653

Data Sheet

N–1

VIN±x

tA

N

N+1

CLK–

CLK+

DDR

DCO–

DCO+

SDR DCO

FCO–

BITWISE

MODE

FCO+

D0–A

D0+A

D1–A

D1+A

FCO–

BYTEWISE

MODE

FCO+

D0–A

D0+A

D1–A

D1+A

VIN±x

CLK–

CLK+

DCO–

DCO+

FCO–

FCO+

D0–x

D0+x

N–1

tA

tCPD

tFCO

tPD

tEH

tEL

tCPD

tFCO

tPD

tFRAME

tDATA

D14 D12 D10 D08 D06 D04 D02 LSB D14 D12 D10 D08 D06 D04 D02 LSB

N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16

tLD

MSB D13 D11 D09 D07 D05 D03 D01 MSB D13 D11 D09 D07 D05 D03 D01

N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16

D07 D06 D05 D04 D03 D02 D01 LSB D07 D06 D05 D04 D03 D02 D01 LSB

N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16

MSB D14 D13 D12 D11 D10 D09 D08 MSB D14 D13 D12 D11 D10 D09 D08

N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16 N – 16

Figure 3. 16-Bit DDR/SDR, Two-Lane, 2× Frame Mode

N

tEH

tEL

tFRAME

tDATA

MSB D14 D13 D12 D11 D10 D9

D8

D7

D6

D5

D4

D3

D2

D1 LSB MSB D14 D13

N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 17 N – 16 N – 16 N – 16

Figure 4. Wordwise DDR, One-Lane, 1× Frame, 16-Bit Output Mode

CLK+

SYNC

tSSYNC

tHSYNC

Figure 5. SYNC Input Timing Requirements

Rev. 0 | Page 10 of 40

Share Link: